## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-339276

(43) Date of publication of application: 07.12.2001

(51)Int.CI.

H03H 11/20 H03H 7/20

(21)Application number: 2000-160891

30.05.2000

(71)Applicant: MITSUBISHI ELECTRIC CORP

(72)Inventor: NAKAHARA KAZUHIKO

MIYAGUCHI KENICHI **HIEDA MORISHIGE TAKAGI SUNAO** 


## (54) PHASE SHIFTER

(22)Date of filing:

## (57) Abstract:

PROBLEM TO BE SOLVED: To overcome the problem such that a conventional phase shifter increases in loss as the circuit and becomes large-sized since it is constituted by using many FETs, an inductor, and a capacitor.

SOLUTION: The phase shifter is equipped with an input terminal 2 and an output terminal 3, FETs 5a and 5b which are connected in series between the input terminal 2 and output terminal 3 and have their gates connected in common, an inductor 9 which has one end connected to the connection position of the FETs 5a and 5b, an FET 10 which is connected between the other end of the inductor 9 and a ground part, and an inductor 11 which is connected in parallel to the FET 10.



## **LEGAL STATUS**

[Date of request for examination]

24.02.2003

[Date of sending the examiner's decision of rejection]

13.04.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2004-10143

rejection]

[Date of requesting appeal against examiner's decision of 13.05.2004 rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-339276

(P2001-339276A)

(43)公開日 平成13年12月7日(2001.12.7)

(51) Int.Cl.<sup>7</sup>

識別記号

FΙ

テーマコード(参考)

H03H 11/20 7/20 H 0 3 H 11/20

A 5J098

7/20

E

## 審査請求 未請求 請求項の数10 OL (全 16 頁)

(21)出願番号

特願2000-160891(P2000-160891)

(22)出願日

平成12年5月30日(2000.5.30)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 中原 和彦

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 宮口 賢一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100066474


弁理士 田澤 博昭 (外1名)

最終頁に続く

## (54) 【発明の名称】 移相器

## (57)【要約】

【課題】 従来の移相器は、多数のFET、インダクタおよびキャパシタを用いて構成するために、回路が大型化するとともに損失が大きくなるという課題があった。 【解決手段】 移相器において、入力端子2および出力端子3と、入力端子2と出力端子3との間で直列に接続され、ゲートが共通に接続されるFET5aおよびFET5bと、FET5aとFET5bとの接続部位に一方の端部が接続されるインダクタ9と、インダクタ9の他方の端部と接地部との間に接続されるFET10と、FET10に並列に接続されるインダクタ11とを備える。



### 【特許請求の範囲】

【請求項1】 入力端子および出力端子と、

前記入力端子と前記出力端子との間で直列に接続され、 ゲートが共通に接続される第1のFETおよび第2のF ETと、

前記第1のFETと前記第2のFETとの接続部位に一方の端部が接続される第1のインダクタと、

該第1のインダクタの他方の端部と接地部との間に接続される第3のFETと、

該第3のFETのドレイン・ソース電極間に並列に接続される第2のインダクタとを備えることを特徴とする移相器。

【請求項2】 第1のFETに対して並列に接続される 第1のキャパシタと、第2のFETに対して並列に接続 される第2のキャパシタとを備えることを特徴とする請 求項1記載の移相器。

【請求項3】 入力端子および出力端子と、

前記入力端子に一方の端部が接続される第1のインダクタと、

該第1のインダクタの他方の端部と前記出力端子との間に接続される第1のFETと、

前記入力端子に一方の端部が接続される第1のキャパシタと、

該第1のキャパシタの他方の端部と接地部との間に接続 される第2のFETと、

該第2のFETのドレイン・ソース電極間に並列に接続 される第2のインダクタと、

前記出力端子に一方の端部が接続される第2のキャパシ タと、

該第2のキャパシタの他方の端部と接地部との間に接続 される第3のFETと、

該第3のFETのドレイン・ソース電極間に並列に接続 される第3のインダクタと、

前記第1のFET、前記第2のFETおよび前記第3の FETのそれぞれに共通に接続される制御端子とを備えることを特徴とする移相器。

【請求項4】 第1のFETに対して並列に接続される 第3のキャパシタを備えることを特徴とする請求項3記 載の移相器。

【請求項5】 入力端子および出力端子と、

前記入力端子と前記出力端子との間に接続される第1の インダクタと、

前記入力端子と前記出力端子との間でそれぞれ互いに直列に接続されるとともに前記第1のインダクタに対して並列に接続され、ゲートが共通に接続される第1のFE Tおよび第2のFETと、

前記第1のFETと前記第2のFETとの接続部位と接 地部との間に接続される第3のFETと、

該第3のFETのドレイン・ソース電極間に並列に接続 される第2のインダクタとを備えることを特徴とする移 相器。

【請求項6】 入力端子および出力端子と、

前記入力端子と前記出力端子との間に接続される第1の FETと、

前記入力端子と前記出力端子との間でそれぞれ互いに直列に接続されるとともに前記第1のFETに対して並列に接続される第1のインダクタおよび第2のインダクタと、

前記第1のインダクタと前記第2のインダクタとの接続 部位と接地部との間に接続される第2のFETと、

前記接地部に一方の端部が接続されるキャパシタと、

該キャパシタの他方の端部と前記入力端子との間に接続 される第3のFETと、

前記第1のFET、前記第2のFETおよび前記第3の FETのそれぞれのゲートに共通に接続される制御端子 とを備えることを特徴とする移相器。

【請求項7】 入力端子および出力端子と、

前記入力端子と前記出力端子との間で前記入力端子から順に直列に接続される第1のFET、第1のインダクタおよび第2のFETと、

前記入力端子と接地部との間で前記入力端子から順に直列に接続される第3のFET、第2のインダクタおよび第4のFETと、

前記出力端子と前記接地部との間で前記出力端子から順に直列に接続される第5のFET、第3のインダクタおよび第6のFETと、

前記第1のFETおよび前記第2のFETのそれぞれのゲートに共通に接続される第1の制御端子と、

前記第3のFET、前記第4のFET、前記第5のFE Tおよび前記第6のFETのそれぞれのゲートに共通に 接続される第2の制御端子とを備えることを特徴とする 移相器。

【請求項8】 第1のFET、第2のFET、第3のFET、第4のFET、第5のFETおよび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタおよび第6のキャパシタを備えることを特徴とする請求項7記載の移相器。

【請求項9】 入力端子および出力端子と、

前記入力端子と前記出力端子との間で前記入力端子から順に直列に接続される第1のFET、第1のインダクタ、第2のFET、第3のFET、第2のインダクタおよび第4のFETと、

前記第2のFETと前記第3のFETとの接続部位と接地部との間で前記接続部位から順に直列に接続される第5のFET、第3のインダクタおよび第6のFETと、前記第1のFET、前記第2のFET、前記第3のFETおよび前記第4のFETのそれぞれのゲートに共通に接続される第1の制御端子と、

前記第5のFETおよび前記第6のFETのそれぞれの

ゲートに共通に接続される第2の制御端子とを備えることを特徴とする移相器。

【請求項10】 第1のFET、第2のFET、第3のFET、第4のFET、第5のFETおよび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタおよび第6のキャパシタを備えることを特徴とする請求項9記載の移相器。

### 【発明の詳細な説明】

## [0001] -

【発明の属する技術分野】この発明は、小型で低損失な 移相器に関するものである。

## [0002]

【従来の技術】図22は、例えば"A 3bit K/Ka Band M MIC Phase Shifter," IEEE 1988 Microwave and Milli meter-Wave Monolithic Circuits Symposium pp95-98( 示された移相器を示す回路図である。また、図23は、 図22に示された移相器がローパスフィルタとして機能 する際の等価回路を示す図である。図24は、図22に 示された移相器がハイパスフィルタとして機能する際の 等価回路を示す図である。図22において、101は入 力端子、102は出力端子、103a, 103b, 10 3 c はそれぞれ同時にオンーオフ制御される第1グルー プのFET(電界効果トランジスタ)、104は第1グ ループのFET103a, 103b, 103cの各ゲー トに接続された制御端子、105a、105bはそれぞ れ同時にオンーオフ制御される第2グループのFET、 106は第2グループのFET105a, 105bの各 ゲートに接続された制御端子、107はインダクタ、1 08. 111はキャパシタである。このように、FET のドレイン・ソース電極間に並列に受動素子を設けるこ とで、ハイパスフィルタとローパスフィルタとを切り替 えられる移相器を構成する。なお、FETは制御端子に OVを印加することでオン状態となり、理想的には抵抗 値がゼロとなる。また、FETは制御端子にピンチオフ 電圧(Vp)以上の電圧を印加することでオフ状態とな り、等価的に容量として扱うことが可能となる。

【0003】次に動作について説明する。第1グループのFET103a,103b,103cをオン状態にするとともに第2グループのFET105a,105bをオフ状態にするように制御すると、図23に示されるように直列のインダクタ107と、インダクタ107相互の接続部位と接地部との間に配置されてFET105bのオフ容量として与えられるキャパシタ111とから成るローパスフィルタが構成される。また、第1グループのFET103a,103b,103cをオフ状態にするように制御すると、図24に示されるように直列のキャパシタ108と、キャパシタ108相互の接続部位と接地部との間に配置されるインダクタ10

7とから成るハイパスフィルタが構成される。したがって、上記の2状態を切り替えることで、ハイパスフィルタにより位相の進みが生じる状態を実現するとともにローパスフィルタにより位相の遅れが生じる状態を実現することで、所望の移相量を得ることができる。

## [0004]

【発明が解決しようとする課題】従来の移相器は以上の ように構成されているので、入力された高周波信号を出 力するに際して、ローパスフィルタとして機能する場合 には、主線路上で通過する2個のFET103a, 10 3 b の抵抗成分、および主線路と接地部との間に接続さ れているFET103cの抵抗成分のために、損失が大 きくなるという課題があった。また、ハイパスフィルダ として機能する場合には、主線路上で通過する FET1 O5aの抵抗成分、および主線路と接地部との間に接続 されているFET105bの抵抗成分のために、損失が 大きくなるという課題があった。また、上記の回路で は、FETを5個、インダクタを3個およびキャパシタ を2個用いるために、回路が大型化するという課題があ った。さらに、周波数が低い場合には、所望の移相量を 得るためには、インダクタおよびキャパシタが大型化す るという課題があった。

【0005】この発明は上記のような課題を解決するためになされたもので、小型で低損失な移相器を得ることを目的とする。

### [0006]

【課題を解決するための手段】この発明に係る移相器は、入力端子および出力端子と、入力端子と出力端子との間で直列に接続され、ゲートが共通に接続される第1のFETおよび第2のFETと、第1のFETと第2のFETとの接続部位に一方の端部が接続される第1のインダクタと、第1のインダクタの他方の端部と接地部との間に接続される第3のFETと、第3のFETのドレイン・ソース電極間に並列に接続される第2のインダクタとを備えるようにしたものである。

【0007】この発明に係る移相器は、第1のFETに対して並列に接続される第1のキャパシタと、第2のFETに対して並列に接続される第2のキャパシタとを備えるようにしたものである。

【0008】この発明に係る移相器は、入力端子および出力端子と、入力端子に一方の端部が接続される第1のインダクタと、第1のインダクタの他方の端部と前記出力端子との間に接続される第1のFETと、入力端子に一方の端部が接続される第1のキャパシタと、第1のキャパシタの他方の端部と接地部との間に接続される第2のFETと、第2のFETのドレイン・ソース電極間に並列に接続される第2のキャパシタと、第2のキャパシタの他方の端部と接地部との間に接続される第3のFETと、第3のFETのドレイン・ソース電極間に並列

に接続される第3のインダクタと、第1のFET、第2のFET、第3のFETのそれぞれのゲートに共通に接続される制御端子とを備えるようにしたものである。

【0009】この発明に係る移相器は、第1のFETに対して並列に接続される第3のキャパシタを備えるようにしたものである。

【0010】この発明に係る移相器は、入力端子および出力端子と、入力端子と出力端子との間に接続される第1のインダクタと、入力端子と出力端子との間でそれぞれ互いに直列に接続されるとともに第1のインダクタに対して並列に接続されるとともに第1のFETおよび第2のFETと、第1のFETと第2のFETとの接続部位と接地部との間に接続される第3のFETと、第3のFETのドレイン・ソース電極間に並列に接続される第2のインダクタとを備えるようにしたものである。

【0011】この発明に係る移相器は、入力端子および出力端子と、入力端子と出力端子との間に接続される第1のFETと、入力端子と出力端子との間でそれぞれ互いに直列に接続されるとともに第1のFETに対して並列に接続される第1のインダクタおよび第2のインダクタと、第1のインダクタと第2のインダクタとの接続部位と接地部との間に接続される第2のFETと、接地部に一方の端部が接続されるキャパシタと、キャパシタの他方の端部と入力端子との間に接続される第3のFETと、第1のFET、第2のFETおよび第3のFETのそれぞれのゲートに共通に接続される制御端子とを備えるようにしたものである。

【0012】この発明に係る移相器は、入力端子および出力端子と、入力端子と出力端子との間で入力端子から順に直列に接続される第1のFET、第1のインダクタおよび第2のFETと、入力端子と接地部との間で入力端子から順に直列に接続される第3のFET、第2のインダクタおよび第4のFETと、出力端子と接地部との間で出力端子から順に直列に接続される第5のFETと、第1のFETとよび第2のFETのそれぞれのゲートに共通に接続される第1の制御端子と、第3のFET、第4のFET、第5のFETおよび第6のFETのそれぞれのゲートに共通に接続される第2の制御端子とを備えるようにしたものである。

【0013】この発明に係る移相器は、第1のFET、第2のFET、第3のFET、第4のFET、第5のFETおよび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタおよび第6のキャパシタを備えるようにしたものである。

【0014】この発明に係る移相器は、入力端子および 出力端子と、入力端子と出力端子との間で入力端子から 順に直列に接続される第1のFET、第1のインダク タ、第2のFET、第3のFET、第2のインダクタおよび第4のFETと、第2のFETと第3のFETとの接続部位と接地部との間で接続部位から順に直列に接続される第5のFET、第3のインダクタおよび第6のFETと、第1のFET、第2のFET、第3のFETおよび第4のFETのそれぞれのゲートに共通に接続される第1の制御端子と、第5のFETおよび第6のFETのそれぞれのゲートに共通に接続される第2の制御端子とを備えるようにしたものである。

【0015】この発明に係る移相器は、第1のFET、第2のFET、第3のFET、第4のFET、第5のFETおよび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタおよび第6のキャパシタを備えるようにしたものである。

#### [0016]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態 1. 図 1 はこの発明の実施の形態 1 による移 相器の構成を示す図である。図1において、1は誘電体 基板、2は入力端子、3は出力端子、4は主線路、5 a、5bはそれぞれ同時にオンーオフ制御される第1グ ループのFET (第1のFET、第2のFET)、6 a. 6bはそれぞれFET5a, 5bのゲートに接続さ れるバイアス印加用抵抗、7はFET5a, 5bに対す るバイアス印加用線路、8は第1グループのFET5 a, 5 bに対する制御用バイアス端子、9はインダクタ (第1のインダクタ)、10は第2グループのFET (第3のFET)、11はFET10のドレイン・ソー ス電極間に並列に接続されたインダクタ(第2のインダ クタ)、12はFET10のゲートに接続されるバイア ス印加用抵抗、13はFET10に対するバイアス印加 用線路、14は第2グループのFET10に対する第2 の制御用バイアス端子、15はFET10に接続される スルーホールである。

【0017】次に動作について説明する。図2は図1に示された移相器の等価回路を示す図である。図2において、図1と同一符号は同一または相当部分を示すのでその説明を省略する。入力端子2に入力された高周波信号は、FET5aおよびFET5bを通過して、出力端子3から出力される。

【0018】まず、制御用バイアス端子8から第1グループのFET5a、5bに対して0V電圧を印加して第1グループのFET5a、5bをオン状態にするとともに、制御用バイアス端子14から第2グループのFET10に対して所定の電圧(ピンチオフ電圧以上の電圧)を印加して第2グループのFET10をオフ状態にした第1の回路状態について説明する。図3は図2に示された移相器が第1の回路状態にある際の等価回路を示す図である。図3において、16はFET10のオフ容量と

して与えられるキャパシタである。この第1の回路状態 においては、入力端子2と出力端子3との間は短絡され る。また、FET10およびインダクタ11の素子値を 適宜設定することで、インダクタ11とキャパシタ16 とから並列共振回路を構成することができる。そして、 インダクタ11とキャパシタ16とから成る並列共振回 路は、入力端子2から入力される高周波信号について開 放状態となる。したがって、入力端子2と出力端子3と の間では、接地部から電気的に遮断されたインピーダン スがほとんどない主線路が構成されて、入力端子2から 入力された高周波信号について位相の回転は生じない。 【0019】次に、制御用バイアス端子8から第1グル ープのFET5a、5bに対して所定の電圧を印加して 第1グループのFET5a、5bをオフ状態にするとと もに、制御用バイアス端子14から第2グループのFE T10に対してOV電圧を印加して第2グループのFE T10をオン状態にした第2の回路状態について説明す る。図4は図2に示された移相器が第2の回路状態にあ る際の等価回路を示す図である。図4において、17 a、17bはそれぞれFET5a、5bのオフ容量とし て与えられるキャパシタである。この第2の回路状態に おいては、キャパシタ17a、17bとインダクタ9と により、T形のハイパスフィルタが構成されて、入力端 子2から入力された高周波信号について位相の進みが生 じる。

【0020】上記のように、制御用バイアス端子8および制御用バイアス端子14を適宜制御することで、高周波信号について位相が変化しない状態と位相の進みが生じる状態とを切り替えることができて、高周波信号が通過する際に位相差が生じる。したがって、FET5a、5b、10のオンーオフ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の移相量を得ることができる。

【0021】以上のように、この実施の形態1によれ ば、入力端子2と出力端子3との間で直列に接続され、 ゲートが共通に接続される第1グループのFET5a, 5 b と、FET5 a とFET5 b との接続部位に一方の 端部が接続されるインダクタ9と、インダクタ9の他方 の端部と接地部との間に接続される第2グループのFE T10と、FET10のドレイン・ソース電極間に並列 に接続されるインダクタ11とを備えるように構成した ので、FET10のオフ容量として与えられるキャパシ タ16とインダクタ11とが並列共振回路を構成するよ うに互いの素子値の設定を行なえば、FET5a, 5 b. 10のオンーオフ制御を適宜実施して入力端子2か ら入力された高周波信号について位相の回転が生じない 状態と位相の進みが生じる状態とを切り換えることで生 じる通過位相差に基づいて所望の移相量を得ることがで きるとともに、3個のFETと2個のインダクタのみで 移相器を構成することができて移相器を小型化すること

ができるという効果を奏する。

【0022】実施の形態2. 図5はこの発明の実施の形態2による移相器の構成を示す図である。図5において、図2と同一符号は同一または相当部分を示すのでその説明を省略する。21a,21bはそれぞれFET5a,5bのドレイン・ソース電極間に並列に接続されたキャパシタ(第1のキャパシタ、第2のキャパシタ)である。

【0023】以上のように、この実施の形態2によれ ば、FET5a,5bのドレイン・ソース電極間に並列 にそれぞれキャパシタ21a、21bを接続するように 構成したので、例えばこのキャパシタ21a, 21bを MIM (Metal Insulator Meta I) キャパシタで構成すれば、同じ容量をFETのオフ 容量で実現するより小型化することができるために、移 相器の小型化を図ることができるという効果を奏する。 【〇〇24】実施の形態3.図6はこの発明の実施の形 態3による移相器の構成を示す回路図である。図6にお いて、図2と同一符号は同一または相当部分を示すので その説明を省略する。31a, 31b, 31cはそれぞ れ同時にオンーオフ制御されるFET(第1のFET、 第2のFET、第3のFET)、32はFET31a, 31b, 31cのゲートに共通に接続される制御用バイ アス端子(制御端子)、33はFET31aに直列に接 続されるインダクタ(第1のインダクタ)、34a,3

4 b は一方の端部がそれぞれ入力端子2、出力端子3に

接続され他方の端部がそれぞれFET31b、FET3

1 cのドレインに接続されたキャパシタ(第1のキャパ

シタ、第2のキャパシタ)、35a、35bはそれぞれ

FET31b, FET31cのドレイン・ソース電極間

に並列に接続されたインダクタ(第2のインダクタ、第

3のインダクタ) である。

【0025】次に動作について説明する。まず、制御用パイアス端子32からFET31a,31b,31cに対して0V電圧を印加してFET31a,31b,31 cをオン状態にした第1の回路状態について説明する。図7は図6に示された移相器が第1の回路状態にある際の等価回路を示す図である。図7に示されるように、FETがすべてオン状態となることでインダクタ33および2つのキャパシタ34a,34bから成るπ形のローパスフィルタが構成されて、入力端子2から入力された高周波信号について位相の遅れが生じる。

【0026】次に、制御用バイアス端子32からFET31a,31b,31cに対して所定の電圧を印加して、FET31a,31b,31cをオフ状態にした第2の回路状態について説明する。図8は図6に示された移相器が第2の回路状態にある際の等価回路を示す図である。図8において、36a,36b,36cはそれぞれFET31a,31b,31cのオフ容量として与えられるキャパシタである。この第2の回路状態において

は、FET31aとインダクタ33との素子値を適宜設 定することでインダクタ33とキャパシタ36aとから 成る直列共振回路を構成するとともに、FET31bと インダクタ35aとの素子値、およびFET31cとイ ンダクタ35bとの素子値をそれぞれ適宜設定すること でインダクタ35aとキャパシタ36bとから成る並列 共振回路、およびインダクタ35bとキャパシタ36c とから成る並列共振回路を構成することができる。この 際、インダクタ33とキャパシタ36aとから成る直列 共振回路は、入力端子2から入力される高周波信号につ いて短絡状態となる。また、インダクタ35aとキャパ シタ36bとから成る並列共振回路、およびインダクタ 356とキャパシタ36cとから成る並列共振回路は、 入力端子2から入力される高周波信号について開放状態 となる。したがって、入力端子2と出力端子3との間で は、接地部から電気的に遮断されたインピーダンスがほ とんどない主線路が構成されて、入力端子2から入力さ れた高周波信号について位相の回転は生じない。

【0027】上記のように、制御用バイアス端子32を 適宜制御することで、高周波信号について位相が変化し ない状態と位相の遅れが生じる状態とを切り換えること ができて、高周波信号が通過する際に位相差が生じる。 したがって、FET31a,31b,31cのオンーオ フ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の 移相量を得ることができる。

【0028】以上のように、この実施の形態3によれ ば、入力端子2と出力端子3との間で直列に接続される FET31aおよびインダクタ33と、入力端子2に一 方の端部が接続されるキャパシタ34aの他方の端部と 接地部との間で互いに並列に接続されるFET31bお よびインダクタ35aと、出力端子3に一方の端部が接 続されるキャパシタ34bの他方の端部と接地部との間 で互いに並列に接続されるFET31cおよびインダク タ356とを備えるように構成したので、FET31a のオフ容量として与えられるキャパシタ36aとインダ クタ33とが直列共振回路を構成するように互いの素子 値の設定を行ない、FET31bのオフ容量として与え られるキャパシタ36bとインダクタ35aとが並列共 振回路を構成し、またFET31cのオフ容量として与 えられるキャパシタ36cとインダクタ35bとが並列 共振回路を構成するようにそれぞれの素子値の設定を行 なえば、FET31a、31b、31cのオンーオフ制 御を適宜実施して入力端子2から入力された高周波信号 について位相の回転が生じない状態と位相の遅れが生じ る状態とを切り換えることで通過位相差に基づいて所望 の移相量を得ることができるとともに、FET31a, 31b, 31cのオンーオフ動作が同一であるために、 制御用バイアス端子を共通化することができて移相器を 小型化することができるという効果を奏する。

【0029】実施の形態4. 図9はこの発明の実施の形態4による移相器の構成を示す図である。図9において、図6と同一符号は同一または相当部分を示すのでその説明を省略する。37はFET31aのドレイン・ソース電極間に並列に接続されたキャパシタ(第3のキャパシタ)である。

【0030】以上のように、この実施の形態4によれば、FET31aのドレイン・ソース電極間に並列にキャパシタ37を接続するように構成したので、例えばこのキャパシタ37をMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するよりも小型化することができるために、移相器の小型化を図ることができるという効果を奏する。

【0031】実施の形態5. 図10はこの発明の実施の 形態5による移相器の構成を示す回路図である。図10 において、図2と同一符号は同一または相当部分を示す のでその説明を省略する。41は入力端子2と出力端子 3との間に接続されるインダクタ(第1のインダク タ)、42a,42bはそれぞれ入力端子2と出力端子 3との間で互いに直列にかつインダクタ41に対しては 並列に接続される第1グループのFET (第1のFE T、第2のFET)、43は第1グループのFET42 a. 42bのゲートに共通に接続される制御用バイアス 端子、44はFET42aとFET42bとの接続部位 と接地部との間に接続された第2グループのFET(第 3のFET)、45は第2グループのFET44のゲー トに接続される制御用バイアス端子、46はFET44 のドレイン・ソース電極間に接続されたインダクタ(第 2のインダクタ) である。

【0032】次に動作について説明する。まず、制御用バイアス端子43から第1グループのFET42a, 42 bに対して所定の電圧を印加して第1グループのFET42a, 42 b をオフ状態にするとともに、制御用バイアス端子45から0 V電圧を印加して第2グループのFET44をオン状態にした第1の回路状態について説明する。図11は、図10に示された移相器が第1の回路状態にある際の等価回路を示す図である。図11において、47a, 47 b はそれぞれFET42a, 42 b のオフ容量として与えられるキャパシタである。この第10回路状態では、図11に示されるように、インダクタ41 および2つのキャパシタ47a, 47 b から成る  $\pi$ 形のローパスフィルタが構成されて、入力端子2から入りされた高周波信号について位相の遅れが生じる。

【0033】次に、制御用バイアス端子43から第1グループのFET42a、42bに対して0V電圧を印加して第1グループのFET42a、42bをオン状態にするとともに、制御用バイアス端子45から所定の電圧を印加して第2グループのFET44をオフ状態にした第2の回路状態について説明する。図12は、図10に示された移相器が第2の回路状態にある際の等価回路を

示す図である。図12において、48はFET44のオフ容量として与えられるキャパシタである。この第2の回路状態においては、FET44とインダクタ46との素子値を適宜設定することで、インダクタ46とキャパシタ48とから成る並列共振回路を構成することができる。この際、インダクタ46とキャパシタ48とから成る並列共振回路は、入力端子2から入力される高周波信号について開放状態となる。したがって、入力端子2と出力端子3との間では、接地部から電気的に遮断されたインピーダンスがほとんどない主線路が構成されて、入力端子2から入力された高周波信号について位相の回転は生じない。

【0034】上記のように、制御用バイアス端子43および制御用バイアス端子45を適宜制御することで、高周波信号について位相が変化しない状態と位相の遅れが生じる状態とを切り換えることができて、高周波信号が通過する際に位相差が生じる。したがって、FET42a、42b、44のオンーオフ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の移相量を得ることができる。

【0035】以上のように、この実施の形態5によれ ば、入力端子2と出力端子3との間に接続されるインダ クタ41と、入力端子2と出力端子3との間でインダク タ41に対して並列に接続されるFET42a, 42b と、FET42aとFET42bとの接続部位と接地部 との間で互いに並列に接続されるFET44とインダク タ46とを備えるように構成したので、FET44のオ フ容量として与えられるキャパシタ48とインダクタ4 6とが並列共振回路を構成するように互いの素子値の設 定を行なえば、FET42a、42b、44のオンーオ フ制御を適宜実施して入力端子2から入力された高周波 信号について位相の回転が生じない状態と位相の遅れが 生じる状態とを切り換えることで通過位相差に基づいて 所望の移相量を得ることができるとともに、3個のFE Tと2個のインダクタのみで移相器を構成することがで きて移相器を小型化することができるという効果を奏す る。また、主線路において直列に接続されているのは1 個のインダクタのみであるので、移相器を低損失化する ことができるという効果を奏する。

【0036】実施の形態6.図13はこの発明の実施の形態6による移相器の構成を示す回路図である。図13において、図2と同一符号は同一または相当部分を示すのでその説明を省略する。51a、51b、51cはそれぞれ同時にオンーオフ制御されるFET(第1のFET、第2のFET、第3のFET)、52はFET51a、51b、51cのそれぞれのゲートに共通に接続される制御用バイアス端子(制御端子)、53aは入力端子2とFET51bとの間に接続されるインダクタ(第1のインダクタ)、53bは出力端子3とFET51b

との間に接続されるインダクタ(第2のインダクタ)、 54はFET51cと接地部との間に接続されるキャパシタである。

【0037】次に動作について説明する。まず、制御用パイアス端子52からFET51a,51b,51cに対して所定の電圧を印加してFET51a,51b,51cをすべてオフ状態にした第1の回路状態について説明する。図14は図13に示された移相器が第1の回路状態にある際の等価回路を示す図である。55はFET51bのオフ容量として与えられるキャパシタである。ここで、図13に示されるFET51aおよびFET51cのオフ容量を、入力端子2から入力される高周波はであることで、入力端子2と出力端子3との間では接続される2つのインダクタ53a,53bおよびキャパシタ55から成るT形のローパスフィルタが構成されて、入力端子2から入力される高周波信号について位相の遅れが生じる。

【0038】次に、制御用バイアス端子52からFET 51a, 51b, 51cに対してOV電圧を印加してF ET51a, 51b, 51cをすべてオン状態にした第 2の回路状態について説明する。図15は図13に示さ れた移相器が第2の回路状態にある際の等価回路を示す 図である。図15において、56はインダクタ53aと インダクタ53bとを並列接続した場合と等価なインダ クタンスを与えるインダクタである。この第2の回路状 態においては、FET51aがオン状態となることで、 入力端子2と出力端子3との間が短絡される。また、F ET51bがオン状態となることで、インダクタ53a とインダクタ53bとの接続部位が接地されて、インダ クタ53aとインダクタ53bとは主線路と接地部との 間で並列に接続され、図15に示されるように等価な1 つのインダクタ56として表すことができる。さらに、 FET51cがオン状態となることで、キャパシタ54 が主線路と接地部との間でインダクタ56に対して並列 に接続される。したがって、インダクタ53a, 53b およびキャパシタ54のそれぞれの素子値を適宜設定す ることで、インダクタ56とキャパシタ54とから成る。 並列共振回路を構成することができる。この際、インダ クタ56とキャパシタ54とから成る並列共振回路は、 入力端子2から入力される高周波信号について開放状態 となる。結果的に、入力端子2と出力端子3との間で は、接地部から電気的に遮断されたインピーダンスがほ とんどない主線路が構成されて、入力端子2から入力さ れた高周波信号について位相の回転は生じない。

【0039】上記のように、制御用バイアス端子52を 適宜制御することで、高周波信号について位相が変化し ない状態と位相の遅れが生じる状態とを切り換えること ができて、高周波信号が通過する際に位相差が生じる。 したがって、FET51a,51b,51cのオンーオ フ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の 移相量を得ることができる。

【0040】以上のように、この実施の形態6によれ ば、入力端子2と出力端子3との間に接続されるFET 51aと、FET51aに並列に接続されるインダクタ 53a, 53bと、インダクタ53aとインダクタ53 bとの接続部位と接地部との間に接続されたFET51 bと、一方の端部が接地部に接続されるキャパシタ54 と、キャパシタ54の他方の端部と入力端子2との間に 接続されるFET51cと、FET51a, 51b, 5 1 c のゲートに共通に接続される制御用バイアス端子5 2とを備えるように構成したので、並列に接続された場 合のインダクタ53aおよび53bと等価なインダクタ ンスを与えるインダクタ56とキャパシタ54とが並列 共振回路を構成するように各素子値の設定を行なえば、 FET51a, 51b, 51cのオンーオフ制御を適宜 実施して入力端子2から入力された高周波信号について 位相の回転が生じない状態と位相の遅れが生じる状態と を切り換えることで通過位相差に基づき所望の移相量を 得ることができるとともに、FET51a, 51b, 5 1 c のオンーオフ動作が同一であるために、制御用バイ アス端子を共通化することができて移相器を小型化する ことができるという効果を奏する。

【0041】実施の形態7.図16はこの発明の実施の 形態7による移相器の構成を示す回路図である。図16 において、図2と同一符号は同一または相当部分を示す のでその説明を省略する。61a, 61bはそれぞれ同 時にオンーオフ制御される第1グループのFET(第1 のFET、第2のFET)、62はFET61a, 61 bのそれぞれのゲートに共通に接続される制御用バイア ス端子(第1の制御端子)、63はFET61aとFE T61bとの間に接続されるインダクタ(第1のインダ クタ)、64a,64b,64c,64dはそれぞれ同 時にオンーオフ制御される第2グループのFET(第3 のFET、第4のFET、第5のFET、第6のFE T) 、65はFET64a, 64b, 64c, 64dの それぞれのゲートに共通に接続される制御用バイアス端 子(第2の制御端子)、66はFET64aとFET6 4 b との間に接続されるインダクタ(第2のインダク タ)、67はFET64cとFET64dとの間に接続 されるインダクタ(第3のインダクタ)である。

【0042】次に動作について説明する。まず、制御用バイアス端子62から第1グループのFET61a,61bに対して0V電圧を印加して第1グループのFET61a,61bをオン状態にするとともに、制御用バイアス端子65から第2グループのFET64a,64b,64c,64dをオン状態にした第1の回路状態について説明する。図17

は図16に示された移相器が第1の回路状態にある際の 等価回路を示す図である。図17において、68aはF ET64aまたはFET64bのオフ容量として与えら れるキャパシタ、68bはFET64cまたはFET6 4 dのオフ容量として与えられるキャパシタである。こ の第1の回路状態においては、FET64aまたはFE T64bとインダクタ66との素子値を適宜設定するこ とで、インダクタ66とFET64aのオフ容量または FET64bのオフ容量とから成る直列共振回路が構成 されて、入力端子2から入力される高周波信号について は入力端子2と接地部との間においてキャパシタ68a が存在するのみとなる。また、FET64cまたはFE T64dとインダクタ67との素子値を適宜設定するこ とで、インダクタ67とFET64cのオフ容量または FET64dのオフ容量とから成る直列共振回路が構成 されて、入力端子2から入力される高周波信号について は出力端子3と接地部との間においてキャパシタ68b が存在するのみとなる。したがって、入力端子2と出力 端子3との間においては、インダクタ63および2つの キャパシタ68a, 68bから成るπ形のローパスフィ ルタが構成されて、入力端子2から入力された高周波信 号について位相の遅れが生じる。

【0043】次に、制御用バイアス端子62から第1グ ループのFET61a, 61bに対して所定の電圧を印 加して第1グループのFET61a, 61bをオフ状態 にするとともに、制御用バイアス端子65から第2グル ープのFET64a, 64b, 64c, 64dに対して OV電圧を印加して第2グループのFET64a, 64 b, 64c, 64dをオン状態にした第2の回路状態に ついて説明する。図18は図16に示された移相器が第 2の回路状態にある際の等価回路を示す図である。図1 8において、69はFET61aまたはFET61bの オフ容量として与えられるキャパシタである。この第2 の回路状態においては、FET61aまたはFET61 bとインダクタ63との素子値を適宜設定することで、 インダクタ63とFET61aのオフ容量またはFET 616のオフ容量とから成る直列共振回路が構成され て、入力端子2から入力される高周波信号については入 カ端子2と出力端子3との間においてキャパシタ69が 存在するのみとなる。したがって、入力端子2と出力端 子3との間においては、キャパシタ69および2つのイ ンダクタ66、67から成るπ形のハイパスフィルタが 構成されて、入力端子2から入力された高周波信号につ いて位相の進みが生じる。

【0044】上記のように、制御用バイアス端子62および制御用バイアス端子65を適宜制御することで、高周波信号について位相に進みが生じる状態と位相に遅れが生じる状態とを切り換えることができて、高周波信号が通過する際に位相差が生じる。したがって、FET61a,61b,64c,64dのオン

ーオフ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の移相量を得ることができる。

【0045】以上のように、この実施の形態7によれ ば、入力端子2と出力端子3との間で直列に接続される FET61a、インダクタ63、FET61bと、入力 端子2と接地部との間で直列に接続されるFET64 a、インダクタ66およびFET64bと、入力端子3 と接地部との間で直列に接続されるFET64c、イン ダクタ67およびFET64dとを備えるように構成し たので、インダクタ63とFET61aのオフ容量また はFET61bのオフ容量として与えられるキャパシタ とが直列共振回路を構成するように各素子値の設定を行 ない、インダクタ66とFET64aのオフ容量または FET64bのオフ容量として与えられるキャパシタと が直列共振回路を構成するように各素子値の設定を行な い、インダクタ67とFET64cのオフ容量またはF ET64dのオフ容量として与えられるキャパシタとが 直列共振回路を構成するように各素子値の設定を行なえ ば、FET61a, 61b, 64a, 64b, 64c, 64 d のオンーオフ制御を適宜実施して入力端子2から 入力される高周波信号について位相の進みが生じる状態 と位相の遅れが生じる状態とを切り換えることで通過位 相差に基づいて所望の移相量を得ることができるという 効果を奏する。また、この実施の形態7による移相器 は、FETのオンーオフ制御に基づいてハイパスフィル タとローパスフィルタとを切り換えることができるの で、受動素子で構成したハイパスフィルタとローパスフ ィルタとを単極双投スイッチで切り換える移相器と比較 すると小型化することができるという効果を奏する。

【0046】実施の形態8.図19はこの発明の実施の形態8による移相器の構成を示す回路図である。図19において、図16と同一符号は同一または相当部分を示すのでその説明を省略する。71a.71b.71c.71d.71e.71fは、それぞれFET61a.61b.64a.64b.64c.64dのドレイン・ソース電極間に並列に接続されたキャパシタ(第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタ、第6のキャパシタ)である。

【0047】以上のように、この実施の形態8によれば、FET61a,61b,64a,64b,64c,64dのドレイン・ソース電極間にそれぞれ並列にキャパシタ71a,71b,71c,71d,71e,71fを接続するように構成したので、例えばこれらのキャパシタ71a,71b,71c,71d,71e,71fをMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するよりも小型化することができるために、移相器の小型化を図ることができるという効果を奏する。

【0048】実施の形態9. この発明の実施の形態9に よる移相器は、実施の形態フによる移相器においてπ形 に構成された回路を、同等の機能を有するT形の回路で 構成したものである。図20はこの発明の実施の形態9 による移相器の構成を示す回路図である。図20におい て、図2と同一符号は同一または相当部分を示すのでそ の説明を省略する。81a, 81b, 81c, 81dは それぞれ同時にオンーオフ制御される第1グループのF ET (第1のFET、第2のFET、第3のFET、第 4のFET)、82は第1グループのFET81a,8 1 b、8 1 c、8 1 dのそれぞれのゲートに共通に接続 される制御用バイアス端子(第1の制御端子)、83は FET81aとFET81bとの間に接続されるインダ クタ(第1のインダクタ)、84はFET81cとFE T81dとの間に接続されるインダクタ(第2のインダ クタ)、85a、85bはそれぞれ同時にオンーオフ制 御される第2グループのFET(第5のFET、第6の FET)、86は第2グループのFET85a, 85b のそれぞれのゲートに共通に接続される制御用パイアス 端子(第2の制御端子)、87はFET85aとFET 856との間に接続されるインダクタ (第3のインダク タ) である。

【0049】この実施の形態においても、実施の形態7と同様に、インダクタ83とFET81aのオフ容量またはFET81bのオフ容量とから直列共振回路を構成し、インダクタ84とFET81cのオフ容量またはFET81dのオフ容量とから直列共振回路を構成し、インダクタ87とFET85aのオフ容量またはFET85bのオフ容量とから直列共振回路を構成するように各素子値を設定するものとする。

【0050】したがって、制御用バイアス端子82から第1グループのFET81a,81b,81c,81dに0V電圧を印加して第1グループのFET81a,81b,81c,81dをオン状態にするとともに、制御用バイアス端子86から第2グループのFET85a,85bに対して所定の電圧を印加して第2グループのFET85a,85bに対して所定の電圧を印加して第2グループのFET85a,85bに対して所定の電圧を印加して第2グループのFET85a,85bをオフ状態にした第1の回路状態では、入力端子2と出力端子3との間において2つのインダクタ83,84、およびFET85aのオフ容量またはFET85bのオフ容量として与えられるキャパシタから成るT形のローパスフィルタが構成されて、入力端子2から入力された高周波信号について位相の遅れが生じる。

【0051】次に、制御用バイアス端子82から第1グループのFET81a,81b,81c,81dに所定の電圧を印加して第1グループのFET81a,81b,81c,81dをオフ状態にするとともに、制御用バイアス端子86から第2グループのFET85a,85bに対して0V電圧を印加して第2グループのFET85a,85bをオン状態にした第2の回路状態では、

入力端子2と出力端子3との間においてFET81aのオフ容量またはFET81bのオフ容量として与えられるキャパシタ、FET81cのオフ容量またはFET81dのオフ容量として与えられるキャパシタ、およびインダクタ87から成るT形のハイパスフィルタが構成されて、入力端子2から入力された高周波信号について位相の進みが生じる。

【0052】上記のように、制御用バイアス端子82および制御用バイアス端子86を適宜制御することで、高周波信号について位相に進みが生じる状態と位相に遅れが生じる状態とを切り換えることができて、高周波信号が通過する際に位相差が生じる。したがって、FET81a,81b,81c,81d,85a,85bのオンーオフ制御を適宜実施して、第1の回路状態と第2の回路状態とを切り換えることで生じる通過位相差により所望の移相量を得ることができる。

【0053】以上のように、この実施の形態9によれ ば、入力端子2と出力端子3との間で直列に接続される FET81a、インダクタ83、FET81b、FET 81c、インダクタ84およびFET81dと、FET 816とFET81cとの接続部位と接地部との間で直 列に接続されるFET85a、インダクタ87およびF ET85bとを備えるように構成したので、インダクタ 83とFET81aのオフ容量またはFET81bのオ フ容量として与えられるキャパシタとが直列共振回路を 構成するように各素子値の設定を行ない、インダクタ8 4とFET81cのオフ容量またはFET81dのオフ 容量として与えられるキャパシタとが直列共振回路を構 成するように各素子値の設定を行ない、インダクタ87 とFET85aのオフ容量またはFET85bのオフ容 量として与えられるキャパシタとが直列共振回路を構成 するように各素子値の設定を行なえば、FET81a, 81b, 81c, 81d, 85a, 85bのオンーオフ 制御を適宜実施して入力端子2から入力された高周波信 号について位相の進みが生じる状態と位相の遅れが生じ る状態とを切り換えることで通過位相差に基づいて所望 の移相量を得ることができるという効果を奏する。ま た、この実施の形態9による移相器は、FETのオンー オフ制御に基づいてハイパスフィルタとローパスフィル タとを切り換えることができるので、受動素子で構成し たハイパスフィルタとローパスフィルタとを単極双投ス イッチで切り換える移相器と比較すると小型化すること ができるという効果を奏する。

【0054】実施の形態10. 図21はこの発明の実施の形態10による移相器の構成を示す回路図である。図21において、図20と同一符号は同一または相当部分を示すのでその説明を省略する。91a,91b,91c,91d,91e,91fは、それぞれFET81a,81b,81c,81d,85a,85bのドレイン・ソース電極間に並列に接続されたキャパシタ(第1

のキャパシタ、第2のキャパシタ、第3のキャパシタ、 第4のキャパシタ、第5のキャパシタ、第6のキャパシ タ)である。

【0055】以上のように、この実施の形態10によれば、FET81a,81b,81c,81d,85a,85bのドレイン・ソース電極間にそれぞれ並列にキャパシタ91a,91b,91c,91d,91e,91fを接続するように構成したので、例えばこれらのキャパシタ91a,91b,91c,91d,91e,91fをMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するよりも小型化することができるために、移相器の小型化を図ることができるという効果を奏する。

## [0056]

【発明の効果】以上のように、この発明によれば、入力 端子および出力端子と、入力端子と出力端子との間で直 列に接続され、ゲートが共通に接続される第1のFET および第2のFETと、第1のFETと第2のFETと の接続部位に一方の端部が接続される第1のインダクタ と、第1のインダクタの他方の端部と接地部との間に接 続される第3のFETと、第3のFETのドレイン・ソ 一ス電極間に並列に接続される第2のインダクタとを備 えるように構成したので、第3のFETのオフ容量とし て与えられるキャパシタと第2のインダクタとが並列共 振回路を構成するように互いの素子値を設定しておけ ば、第1のFETおよび第2のFETをオン状態とし第 3のFETをオフ状態とした際には入力端子と出力端子 との間において接地部から電気的に遮断されたインピー ダンスがほとんどない主線路が構成されて高周波信号に ついて位相に変化が生じない回路状態となり、また第1 のFETおよび第2のFETをオフ状態とし第3のFE Tをオン状態とした際には入力端子と出力端子との間に は第1のFETのオフ容量として与えられるキャパシ タ、第2のFETのオフ容量として与えられるキャパシ タおよび第1のインダクタから成るT形ハイパスフィル タが構成されて高周波信号について位相に進みが生じる 回路状態となって、これら2つの回路状態を切り換える ことで与えられる通過位相差に基づいて所望の移相量を 得ることができるとともに、3個のFETと2個のイン ダクタのみで移相器を構成することができて移相器を小 型化することができるという効果を奏する。

【0057】この発明によれば、第1のFETに対して並列に接続される第1のキャパシタと、第2のFETに対して並列に接続される第2のキャパシタとを備えるように構成したので、例えば第1および第2のキャパシタをMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するより小型化することができるために、移相器をさらに小型化することができるという効果を奏する。

【0058】この発明によれば、入力端子および出力端

子と、入力端子に一方の端部が接続される第1のインダ クタと、第1のインダクタの他方の端部と出力端子との 間に接続される第1のFETと、入力端子に一方の端部 が接続される第1のキャパシタと、第1のキャパシタの 他方の端部と接地部との間に接続される第2のFET と、第2のFETのドレイン・ソース電極間に並列に接 続される第2のインダクタと、出力端子に一方の端部が 接続される第2のキャパシタと、第2のキャパシタの他 方の端部と接地部との間に接続される第3のFETと、 第3のFETのドレイン・ソース電極間に並列に接続さ れる第3のインダクタと、第1のFET、第2のFET および第3のFETのそれぞれのゲートに共通に接続さ れる制御端子とを備えるように構成したので、第1のF ET、第2のFETおよび第3のFETをオン状態とし た際には入力端子と出力端子との間において第1のイン ダクタ、第1のキャパシタおよび第2のキャパシタから 成るπ形ローパスフィルタが構成されて高周波信号につ いて位相に遅れが生じる回路状態となり、また第1のF ETのオフ容量として与えられるキャパシタと第1のイ ンダクタとが直列共振回路を構成し、第2のFETのオ フ容量として与えられるキャパシタと第2のインダクタ とが並列共振回路を構成し、第3のFETのオフ容量と して与えられるキャパシタと第3のインダクタとが並列 共振回路を構成するように各素子値を設定しておけば、 第1のFET、第2のFETおよび第3のFETをオフ 状態とした際には入力端子と出力端子との間において接 地部から電気的に遮断されてインピーダンスがほとんど ない主線路が構成されて高周波信号について位相に変化 が生じない回路状態となって、これら2つの回路状態を 切り換えることで与えられる通過位相差に基づいて所望 の移相量を得ることができるとともに、第1のFET、 第2のFETおよび第3のFETのオンーオフ動作が同 ーであるために、制御用バイアス端子を共通化すること ができて移相器を小型化することができるという効果を 奏する。

【0059】この発明によれば、第1のFETに対して 並列に接続される第3のキャパシタを備えるように構成 したので、例えば第3のキャパシタをMIMキャパシタ で構成すれば、同じ容量をFETのオフ容量で実現する より小型化することができるために、移相器をさらに小 型化することができるという効果を奏する。

【0060】この発明によれば、入力端子および出力端子と、入力端子と出力端子との間に接続される第1のインダクタと、入力端子と出力端子との間でそれぞれ互いに直列に接続されるとともに第1のインダクタに対して並列に接続され、ゲートが共通に接続される第1のFETとの接続部位と接地部との間に接続される第3のFETと、第3のFETのドレイン・ソース電極間に並列に接続される第2のインダクタとを備えるように構成したの

で、第1のFETおよび第2のFETをオフ状態とし第 3のFETをオン状態とした際には入力端子と出力端子 との間において第1のインダクタ、第1のFETのオフ 容量として与えられるキャパシタおよび第2のFETの オフ容量として与えられるキャパシタから成るπ形ロー パスフィルタが構成されて高周波信号について位相に遅 れが生じる回路状態となり、また第3のFETのオフ容 量として与えられるキャパシタと第2のインダクタとが 並列共振回路を構成するように互いの素子値を設定して おけば、第1のFETおよび第2のFETをオン状態と し第3のFETをオフ状態とした際には入力端子と出力 端子との間において接地部から電気的に遮断されてイン ピーダンスがほとんどない主線路が構成されて高周波信 号について位相に変化が生じない回路状態となって、こ れら2つの回路状態を切り換えることで与えられる通過 位相差に基づいて所望の移相量を得ることができるとと もに、3個のFETと2個のインダクタのみで移相器を 構成することができて移相器を小型化することができる という効果を奏する。また、主線路において直列に接続 されているのは1個のインダクタのみであるので、移相 器を低損失化することができるという効果を奏する。

【0061】この発明によれば、入力端子および出力端 子と、入力端子と出力端子との間に接続される第1のF ETと、入力端子と出力端子との間でそれぞれ互いに直 列に接続されるとともに第1のFETに対して並列に接 続される第1のインダクタおよび第2のインダクタと、 第1のインダクタと第2のインダクタとの接続部位と接 地部との間に接続される第2のFETと、接地部に一方 の端部が接続されるキャパシタと、キャパシタの他方の 端部と入力端子との間に接続される第3のFETと、第 1のFET、第2のFETおよび第3のFETのそれぞ れのゲートに共通に接続される制御端子とを備えるよう に構成したので、第1のFETおよび第3のFETのオ フ容量を入力される高周波信号の周波数に対して高イン ピーダンスとなるように小さく設定しておけば、第1の FET、第2のFETおよび第3のFETをオフ状態と した際には入力端子と出力端子との間において第1のイ ンダクタ、第2のインダクタおよび第2のFETのオフ 容量として与えられるキャパシタから成るT型ローパス フィルタが構成されて高周波信号について位相に遅れが 生じる回路状態となり、第1のインダクタと第2のイン ダクタとを並列接続した場合と等価なインダクタとキャ パシタとが並列共振回路を構成するように各素子値を設 定しておけば、第1のFET、第2のFETおよび第3 のFETをオン状態とした際には入力端子と出力端子と の間において接地部から電気的に遮断されてインピーダ ンスがほとんどない主線路が構成されて高周波信号につ いて位相に変化が生じない回路状態となって、これら2 つの回路状態を切り換えることで与えられる通過位相差 に基づいて所望の移相量を得ることができるとともに、

第1のFET、第2のFETおよび第3のFETのオンーオフ動作が同一であるために、制御用バイアス端子を共通化することができて移相器を小型化することができるという効果を奏する。

【0062】この発明によれば、入力端子および出力端 子と、入力端子と出力端子との間で入力端子から順に直 列に接続される第1のFET、第1のインダクタおよび 第2のFETと、入力端子と接地部との間で入力端子か ら順に直列に接続される第3のFET、第2のインダク タおよび第4のFETと、出力端子と接地部との間で出 力端子から順に直列に接続される第5のFET、第3の インダクタおよび第6のFETと、第1のFETおよび 第2のFETのそれぞれのゲートに共通に接続される第 1の制御端子と、第3のFET、第4のFET、第5の FETおよび第6のFETのそれぞれのゲートに共通に 接続される第2の制御端子とを備えるように構成したの で、第3のFETまたは第4のFETのオフ容量と第2 のインダクタとが直列共振回路を構成し、第5のFET または第6のFETのオフ容量と第3のインダクタとが 直列共振回路を構成するように各素子値を設定しておけ ば、第1のFETおよび第2のFETをオン状態とし第 3のFET、第4のFET、第5のFETおよび第6の FETをオフ状態とした際には入力端子と出力端子との 間において第1のインダクタ、第3のFETのオフ容量 または第4のFETのオフ容量として与えられるキャパ シタ、および第5のFETのオフ容量または第6のFE Τのオフ容量として与えられるキャパシタから成るπ形 ローパスフィルタが構成されて高周波信号について位相 に遅れが生じる回路状態となり、第1のFETまたは第 2のFETのオフ容量と第1のインダクタとが直列共振 回路を構成するように各素子値を設定しておけば、第1 のFETおよび第2のFETをオフ状態とし第3のFE T、第4のFET、第5のFETおよび第6のFETを オン状態とした際には入力端子と出力端子との間におい て第1のFETのオフ容量または第2のFETのオフ容 量として与えられるキャパシタ、第2のインダクタおよ び第3のインダクタから成るπ形ハイパスフィルタが構 成されて高周波信号について位相に進みが生じる回路状 態となって、これら2つの回路状態を切り換えることで 与えられる通過位相差に基づいて所望の移相量を得るこ とができるという効果を奏する。また、FETのオンー オフ制御に基づいてハイパスフィルタとローパスフィル タとを切り換えることができるので、受動素子で構成し たハイパスフィルタとローパスフィルタとを単極双投ス イッチで切り換える移相器と比較すると小型化すること ができるという効果を奏する。

【0063】この発明によれば、第1のFET、第2のFET、第3のFET、第4のFET、第5のFETおよび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第4のキャ

パシタ、第5のキャパシタおよび第6のキャパシタを備えるように構成したので、例えばこれらのキャパシタをMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するよりも小型化することができるために、移相器をさらに小型化することができるという効果を奏する。

【0064】この発明によれば、入力端子および出力端 子と、入力端子と出力端子との間で入力端子から順に直 列に接続される第1のFET、第1のインダクタ、第2 のFET、第3のFET、第2のインダクタおよび第4 のFETと、第2のFETと第3のFETとの接続部位 と接地部との間で接続部位から順に直列に接続される第 5のFET、第3のインダクタおよび第6のFETと、 第1のFET、第2のFET、第3のFETおよび第4 のFETのそれぞれのゲートに共通に接続される第1の 制御端子と、第5のFETおよび第6のFETのそれぞ れのゲートに共通に接続される第2の制御端子とを備え るように構成したので、第5のFETまたは第6のFE Tのオフ容量と第3のインダクタとが直列共振回路を構 成するように各素子値を設定しておけば、第1のFE T、第2のFET、第3のFETおよび第4のFETを オン状態とし第5のFETおよび第6のFETをオフ状 態とした際には入力端子と出力端子との間において第1 のインダクタ、第2のインダクタ、および第5のFET のオフ容量または第6のFETのオフ容量として与えら れるキャパシタから成るT形のローパスフィルタが構成 されて高周波信号について位相に遅れが生じる回路状態 となり、また第1のFETまたは第2のFETのオフ容 量と第1のインダクタとが直列共振回路を構成し、第3 のFETまたは第4のFETのオフ容量と第2のインダ クタとが直列共振回路を構成するように各素子値を設定 しておけば、第1のFET、第2のFET、第3のFE Tおよび第4のFETをオフ状態とし第5のFETおよ び第6のFETをオン状態とした際には入力端子と出力 端子との間において第1のFETのオフ容量または第2 のFETのオフ容量として与えられるキャパシタ、第3 のFETのオフ容量または第4のFETのオフ容量とし て与えられるキャパシタ、および第3のインダクタから 成るT形ハイパスフィルタが構成されて高周波信号につ いて位相に進みが生じる回路状態となって、これら2つ の回路状態を切り換えることで与えられる通過位相差に 基づいて所望の移相量を得ることができるという効果を 奏する。また、FETのオンーオフ制御に基づいてハイ パスフィルタとローパスフィルタとを切り換えることが できるので、受動素子で構成したハイパスフィルタとロ 一パスフィルタとを単極双投スイッチで切り換える移相 器と比較すると小型化することができるという効果を奏

【0065】この発明によれば、第1のFET、第2の FET、第3のFET、第4のFET、第5のFETお よび第6のFETにそれぞれ接続される第1のキャパシタ、第2のキャパシタ、第3のキャパシタ、第4のキャパシタ、第5のキャパシタおよび第6のキャパシタを備えるように構成したので、例えばこれらのキャパシタをMIMキャパシタで構成すれば、同じ容量をFETのオフ容量で実現するよりも小型化することができるために、移相器をさらに小型化することができるという効果を奏する。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1による移相器の構成を示す図である。

【図2】 図1に示された移相器の等価回路を示す図である。

【図3】 図2に示された移相器が第1の回路状態にある際の等価回路を示す図である。

【図4】 図2に示された移相器が第2の回路状態にある際の等価回路を示す図である。

【図5】 この発明の実施の形態2による移相器の構成を示す回路図である。

【図6】 この発明の実施の形態3による移相器の構成を示す回路図である。

【図7】 図6に示された移相器が第1の回路状態にある際の等価回路を示す図である。

【図8】 図6に示された移相器が第2の回路状態にある際の等価回路を示す図である。

【図9】 この発明の実施の形態4による移相器の構成を示す回路図である。

【図10】 この発明の実施の形態5による移相器の構成を示す回路図である。

【図11】 図10に示された移相器が第1の回路状態にある際の等価回路を示す図である。

【図12】 図10に示された移相器が第2の回路状態にある際の等価回路を示す図である。

【図13】 この発明の実施の形態6による移相器の構成を示す回路図である。

【図14】 図13に示された移相器が第1の回路状態 にある際の等価回路を示す図である。

【図15】 図13に示された移相器が第2の回路状態にある際の等価回路を示す図である。

【図16】 この発明の実施の形態7による移相器の構成を示す回路図である。

【図17】 図16に示された移相器が第1の回路状態

にある際の等価回路を示す図である。

【図18】 図16に示された移相器が第2の回路状態にある際の等価回路を示す図である。

【図19】 この発明の実施の形態8による移相器の構成を示す回路図である。

【図20】 この発明の実施の形態9による移相器の構成を示す回路図である。

【図21】 この発明の実施の形態10による移相器の 構成を示す回路図である。


【図22】 従来の移相器を示す回路図である。


【図23】 図22に示された移相器がローパスフィルタとして機能する際の等価回路を示す図である。

【図24】 図22に示された移相器がハイパスフィルタとして機能する際の等価回路を示す図である。


### 【符号の説明】

1 誘電体基板、2 入力端子、3 出力端子、4 主 線路、5a, 31a, 42a, 51a, 61a, 81a FET (第1のFET)、5b, 31b, 42b, 5 1b. 61b. 81b FET (第2のFET)、6 a. 6 b. 12 バイアス印加用抵抗、7, 13 バイア ス印加用線路、8,14,43,45制御用バイアス端 子、9、33、41、53a、63、83 インダクタ (第1のインダクタ)、10,31c,44,51c, 64a, 81c FET (第3のFET)、11, 35 a, 46, 53b, 66, 84 インダクタ (第2のイ ンダクタ)、15 スルーホール、16,17a,17 b, 36a, 36b, 36c, 37, 47a, 47b, 48, 54, 55, 68a, 68b, 69 キャパシ タ、21a、34a、71a、91a キャパシタ(第 1のキャパシタ)、21b、34b、71b、91b キャパシタ (第2のキャパシタ)、32,52 制御用 バイアス端子(制御端子)、35b,67,87 イン ダクタ (第3のインダクタ)、56 インダクタ、6 2,82 制御用バイアス端子(第1の制御端子)、6 4b, 81d FET (第4のFET)、64c, 85 a FET (第5のFET)、64d, 85b FET (第6のFET)、65,86制御用バイアス端子(第 2の制御端子)、71c、91c キャパシタ(第3の キャパシタ)、71d、91d キャパシタ(第4のキ ャパシタ)、71e、91e キャパシタ(第5のキャ パシタ)、71f、91f キャパシタ(第6のキャパ シタ)。









## フロントページの続き

(72)発明者 檜枝 護重

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72) 発明者 高木 直

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Fターム(参考) 5J098 AA03 AA14 AA16 AC04 AC14 AC20 AC21 AD25 DA03